Dalam setiap kajian rangkaian RC, fenomena transien dalam proses pengisian dan pengosongan muatan kapasitor menjadi topik utama. Peristiwa pengisian dan pengosongan muatan kapasitor memegang peranan penting dalam elktronika.arus yang berhungan dengan inimengecil terhadap waktusehingga disebiut arus transien, yang berarti arus yang hanya timbul sesaat atau bukan arus konstan. Peristiwa ini digunakan untuk mengubah dan mengolah denyut dalam pesawat televisi, penundaan waktu dan sebagainya (Bakri, Haris dkk, 2015).
Kapasitor merupakan kombinasi dari dua konduktor. Konduktor ini disebut keping. Beda potensial ΔV akan muncul di antara kedua konduktor karena terdapat muatan pada kedua konduktor. Apa yang menyebabkan jumlah muatan yang berbeda pada keping konduktor kapasitor apabila diketahui beda potensialnya? Eksperimen menunjukkan bahwa jumlah muatan Q pada kapasitor secara linier sebanding dengan beda potensial di antara kedua konduktor. Kita dapat mendefinisikan hubungan ini sebagai berikut. Kapasitans C dari kapasitor didefinisikan sebagai perbandingan besar muatan di salah satu konduktor dengan besarnya beda potensial di antara kedua konduktor (Serway, 2010: 310-311).
Telah kita ketahui bahwa suatu kapasitor terbuat dari dua pelat konduktor yang dipisahkan oleh suatu isolator atau dielektrik. Jika luas pelat = A, jarak antara pelat = d, dan permitivitas dielektrik = ∈, maka nilai kapasitansinya
C = (∈A)/d (1)
Jika kapasitor dengan kapasitansi C dihubungkan dengan suatu sumber tegangan V, maka setelah beberapa waktu, di dalam kapasitor akan terkumpul muatan sebanyak
q = CV (2)
Setelah nilai muatan ini tercapai, dikatakan kapasitor sudah terisi penuh. Isi muatan akan tetap tersimpan dalam kapasitor selama tak ada kebocoran muatan yang mengalir dari pelat kapasitor yang satu ke yang lain. Jika saklar dihubungkan kapasitor C tidaklah langsung terisi penuh, akan tetapi memerlukan waktu (Sutrisno, 1986: 10-11).
Pengisian Muatan Pada Kapasitor
Gambar 1 memperlihatkan sebuah rangkaian dasar RC yang dapat digunakan untuk mengkaji proses pengisian dan pengosongan muatan pada kapasitor.
Gambar 1. Rangkaian RC
Saklar terbuka pada awalnya, lalu ditutup ke posisi S1 pada saat t = 0. Muatan mulai mengalir melalui resistor dan menuju plat positif kapasitor. Jika muatan pada kapasitor pada beberapa saat adalah Q dan arus rangkaian adalah I, aturan simpal Kirchhoff memberikan
(3)Dalam rangkaian ini, arus sama dengan laju di mana muatan pada kapasitor meningkat : I = + dQ/dt, yang selanjutnya disubstitusi ke dalam Pers. (3) menghasilkan :
(4)dengan sedikit matematika untuk memisahkan antara besaran Q dan t, diperoleh :
(5)di mana Qf = C Vf adalah muatan akhir yang dapat pula dinyatakan dalam tegangan,
(6)di mana V(t) adalah tegangan pada suatu saat dalam kapasitor dan Vf adalah tegangan maksimum atau akhir pada ujung-ujung kapasitor sedangkan disebut konstanta waktu kapasitif, = RC, adalah waktu yang dibutuhkan muatan untuk bertambah dari nilai awalnya.
Arus diperoleh dengan mendiferensialkan Persamaan (5)
(7)
Gambar 2. (a) Plot tegangan pada kapasitor terhadap waktu untuk rangkaian pengosongan
(b) Plot arus terhadap waktu untuk rangkaian pengisian. (Haris dan Saleh, 2016)
Pelepasan Muatan Pada Kapasitor
Dengan rangkaian seperti pada Gambar 3, setelah kapasitor terisi penuh oleh muatan, saklar kemudian dibuka untuk mencegah muatan mengalir ke resistor. Beda potensial pada kapasitor mula-mula V0 = Q0/C, dengan C adalah kapasitansi. Karena tidak ada arus ketika saklar terbuka, tidak ada beda potensial pada resistor.Saklar ditutup ke posisi S2 pada waktu t = 0. Karena kini terdapat beda potensial pada resistor, maka ada arus yang melewati resistor. Arus mula-mula adalah
(8)Arus ini disebabkan oleh aliran muatan dari plat positif kapasitor ke plat negatif kapasitor melalui resistor. Setelah beberapa waktu, muatan pada kapasitor berkurang. Karena muatan pada kapasitor berkurang, dengan mengambil arah arus searah jarum jam sebagai positif, besar arus sama dengan laju pengurangan muatan. jika Q adalah muatan pada kapasitor pada suatu waktu, arus pada waktu tersebut adalah
(9)Aturan loop Kirchhoff memberikan :
(10)di mana Q dan I merupakan fungsi waktu dan dihubungkan oleh Persamaan (9) Substitusi – dQ / dt untuk I dalam Persamaan (10), diperoleh
(11)
Atau
(12)di mana thau adalah konstanta waktu kapasitif, thau = RC, yaitu waktu yang dibutuhkan oleh muatan untuk berkurang menjadi 1/e dari nilai awalnya. Arus bisa diperoleh dengan mendiferensialkan Persamaan (12) :
(13)
(14)Gambar 3 (a) dan (b) menunjukkan kurva pengosongan muatan pada kapasitor dalam rangkaian RC sebagai fungsi waktu.
Gambar 3. (a) Plot tegangan pada kapasitor sebagai fungsi waktu untuk proses pelepasan muatan. (b) Plot arus terhadap waktu untuk proses pelepasan muatan. (Haris dan Saleh, 2016)
Daftar Pustaka
Bakri, Abdul Haris, M. Agus Martawijaya, dan Muh.Saleh. 2015. Dasar-Dasar Elektronika. Sulawesi Tengah: Edukasi Mitra Grafika.
Bakri, Abdul Haris, Muh. Saleh, 2016. Penuntun Praktikum Elektronika Dasar 1. Laboratorium Fisika FMIPA UNM Unit Elektronika & Instrumentasi.
Serway, Raymond A. dan John W. Jewett. 2010. FISIKA-untuk Sains dan Teknik Buku 2 Edisi 6. Jakarta: Salemba Teknika.
Sutrisno. 1986. Elektronika: Teori dan Penerapannya.Bandung: Penerbit IT